

CAPITOLUL 4

Circuite logice combinaționale

Circuitele logice combinaționale (c.l.c.) sunt circuite fără memorie (independente de propriile stări anterioare), caracterizate prin faptul că semnalele de ieșire sunt combinații logice ale semnalelor de intrare, existând numai atâta timp cât acestea din urmă există.

Schema bloc a unui circuit logic combinațional este dată în fig. 4.1, iar funcțiile de ieșire ale acestuia pot fi scrise sub forma:

$$y_k = y_k(x_1, x_2, \dots, x_n), \quad (4.1)$$

cu $k = 1, 2, \dots, m$.




Fig. 4.1. Schema bloc a unui c.l.c.

Independența față de timp a relațiilor 4.1 ar putea fi interpretată ca un răspuns instantaneu și simultan al ieșirilor circuitului logic combinațional la o modificare simultană a intrărilor acestuia.

În realitate, situația este puțin mai complicată.

Ținând seama de faptul că un c.l.c. reprezintă un ansamblu de porți logice elementare interconectate între ele în diverse moduri, astfel încât informațiile prezente la intrări parcurg, de regulă, în drumul lor către ieșiri, un număr variabil de porți logice elementare, rezultă că efectul modificării valorilor logice ale intrărilor c.l.c. se propagă către ieșiri în intervale de timp diferite, întotdeauna multipli de t_{pd} .

Presupunând că cea mai scurtă cale intrare-ieșire parcurge a porți, iar cea mai lungă – b porți, înseamnă că vectorul de ieșiri va începe să varieze la un interval de timp $a \cdot t_{pd}$ după modificarea vectorului de intrare și se va stabili abia după un interval de timp $b \cdot t_{pd}$ de la momentul respectiv.

Prin urmare, în intervalul $(b-a) \cdot t_{pd}$, vectorul de ieșire înregistrează variații neconforme cu relația 4.1, cunoscute sub denumirea de *hazard combinațional* sau *hazard logic*.

Eliminarea inconvenientelor pe care le implică hazardul logic poate fi realizată numai printr-o proiectare riguroasă care constă fie în asigurarea unor întâzieri

egale pe toate căile intrare-ieșire, fie prin citirea informațiilor de la ieșirea circuitului numai după terminarea intervalului $(b-a) \cdot t_{pd}$, corespunzător procesului tranzitoriu.

4.1. Analiza și sinteza circuitelor logice combinaționale

În legătură cu circuitele logice combinaționale, se pun de regulă două probleme importante și anume: analiza și sinteza c.l.c.

4.1.1. Analiza circuitelor logice combinaționale

Analiza c.l.c. pornește de la schema logică cunoscută a circuitului și urmărește stabilirea modului de funcționare a acestuia, fie prin construirea tabelului de funcționare, fie prin scrierea formei analitice a funcției de ieșire.

Spre exemplu, pornind de la schema logică a unui c.l.c. simplu, fig. 4.2, deducem din aproape în aproape, urmărind transformările semnalelor de intrare, expresia analitică a funcției de ieșire:

$$Y = \bar{A}B + A\bar{B} \quad (4.2)$$




Fig. 4.2. Schema logică a unui XOR

Construirea tabelului de funcționare este acum extrem de simplă și urmează pașii prezentați în coloanele tabelului 4.1.

Tab. 4.1. Tabelul de funcționare al c.l.c. din fig. 4.2

B	A	\bar{B}	\bar{A}	$\bar{A}B$	$A\bar{B}$	$Y = \bar{A}B + A\bar{B}$
0	0	1	1	0	0	0
0	1	1	0	0	1	1
1	0	0	1	1	0	1
1	1	0	0	0	0	0

Recunoaștem funcția de ieșire și tabelul de funcționare al circuitului SAU-EXCLUSIV (XOR).

4.1.2. Sinteza circuitelor logice combinaționale

Sinteza c.l.c. pornește de la funcția pe care trebuie să o îndeplinească circuitul și își propune obținerea unei variante (minimale) a structurii acestuia.

Etapele sintezei sunt: definirea funcției (funcțiilor) de ieșire, minimizarea și, în final, desenarea schemei circuitului.

După modul în care este scrisă funcția, implementarea se poate face în diverse variante dintre care menționăm:

- cu orice combinație de circuite logice elementare;
- numai cu circuite NAND;
- numai cu circuite NOR.

Spre exemplu, considerând funcția:

$$Y = A \oplus B \quad (4.3)$$

și tabelul ei de funcționare, tab. 4.2, ne propunem să realizăm sinteza circuitului corespunzător în mai multe variante.

Tab. 4.2. Tabelul de adevăr al funcției XOR

<i>B</i>	<i>A</i>	<i>Y</i>
0	0	0
0	1	1
1	0	1
1	1	0

a) Sinteza utilizând mai multe tipuri de circuite logice elementare

Pornind de la tab. 4.2, observăm că forma canonică disjunctivă (FCD) a funcției este cea exprimată de relația 4.2. Fiind o formă deja minimală, implementarea ei conduce la circuitul din fig. 4.2.

Procedând similar, dar utilizând forma canonică conjunctivă (FCC), obținem:

$$Y = (A + B) \cdot (\bar{A} + \bar{B}), \quad (4.4)$$

care în urma implementării conduce la circuitul din fig. 4.3.




Fig. 4.3. O altă variantă de implementare a XOR-ului

b) Sinteza numai cu porți NAND

Aplicând De Morgan asupra FCD, rel. 4.2, obținem:

$$\overline{Y} = \overline{AB + AB} = (\overline{AB}) \cdot (\overline{AB}), \quad (4.5)$$

a cărei implementare poate fi realizată numai cu NAND-uri și conduce la circuitul din fig. 4.4.




Fig. 4.4. Implementarea XOR-ului numai cu NAND-uri

c) Sinteza numai cu porți NOR

Aplicând De Morgan asupra FCC, rel. 4.4, obținem:

$$\overline{Y} = \overline{(A+B) \cdot (\overline{A+B})} = \overline{(A+B)} + (\overline{\overline{A+B}}), \quad (4.6)$$

a cărei implementare poate fi făcută numai cu NOR-uri și conduce la circuitul din fig. 4.5.




Fig. 4.5. Implementarea XOR-ului numai cu NOR-uri

În cele ce urmează, ne propunem prezentarea sintezei celor mai importante circuite logice combinaționale utilizate în electronica digitală.

4.2. Detectorul de paritate

Detectorul de paritate este un circuit logic combinațional care are rolul de a determina *paritatea* sau *imparitatea* numărului de variabile de intrare egale cu 1 logic. El are la bază unele proprietăți ale funcției SAU-EXCLUSIV (XOR).

Din motive legate de simplitatea expunerii, vom considera pentru început poarta XOR cu două intrări, fig. 4.6.




Fig. 4.6. Poarta logică XOR

După cum se poate observa din tabelul de adevăr al funcției XOR de 2 variabile, tab. 4.2, la ieșirea circuitului din fig. 4.6 se obține 1 logic când intrările sunt diferite (01 sau 10, deci un număr impar de intrări este 1 logic) și 0 logic - când intrările coincid (00 sau 11, deci un număr par de intrări este 1 logic).

Spunem că circuitul XOR cu două intrări este un detector de paritate impară, sau, mai simplu, un detector de imparitate.

Prezentăm în continuare câteva proprietăți ale funcției logice XOR, care urmează a fi folosite la sinteza detectorului de imparitate cu mai multe intrări.

Proprietatea nr. 1 (asociativitatea funcției XOR):

$$Y = (A \oplus B) \oplus C = A \oplus (B \oplus C). \quad (4.7)$$

Demonstrație:

$$\begin{aligned} Y &= (A \oplus B) \oplus C = (\overline{AB} + \overline{A\overline{B}}) \oplus C = \overline{(\overline{AB} + \overline{A\overline{B}})C} + (\overline{AB} + \overline{A\overline{B}}) \cdot \overline{C} = \dots = \\ &= ABC + \overline{ABC} + \overline{A\overline{B}C} + \overline{A\overline{B}\overline{C}} = A \cdot (BC + \overline{BC}) + \overline{A} \cdot (\overline{BC} + \overline{\overline{BC}}) = \\ &= A \cdot (B \oplus C) + \overline{A} \cdot (B \oplus C) = A \oplus (B \oplus C). \end{aligned}$$

Proprietatea nr. 2 (oricare ar fi numărul de intrări al unei porți XOR, ieșirea $Y=1/0$ dacă un număr impar/par de variabile de intrare este egal cu 1):

$$\underbrace{1 \oplus 1 \oplus \dots \oplus 1}_{\text{nr. par de "1"}} \oplus \underbrace{0 \oplus 0 \oplus \dots \oplus 0}_{\text{nr. oarecare de "0"}} = 0; \quad (4.8)$$

$$\underbrace{1 \oplus 1 \oplus \dots \oplus 1}_{\text{nr. impar de "1"}} \oplus \underbrace{0 \oplus 0 \oplus \dots \oplus 0}_{\text{nr. oarecare de "0"}} = 1. \quad (4.9)$$

Demonstrația se bazează pe tabelul de adevăr al funcției XOR, tab. 4.2.


Pentru o mai bună edificare asupra acestei proprietăți, pot fi construite tabeluri de adevăr ale funcției XOR cu 3 și 4 variabile (v. tab. 4.3).

Proprietatea nr. 3 (utilizarea XOR-ului ca circuit inversor/neinversor comandat):

$$A \oplus 1 = \overline{A} \cdot 1 + A \cdot \overline{1} = \overline{A}; \quad (4.10)$$

$$A \oplus 0 = A \cdot 0 + A \cdot \overline{0} = A. \quad (4.11)$$

Iustrarea relațiilor 4.10 și 4.11 este prezentată în fig. 4.7 a și b, care cumulate, conduc la schema circuitului inversor / neinversor comandat din fig. 4.7 c.



4.2.1. Detectorul de paritate impară cu 4 variabile de intrare

Pornind de la tabelul de adevăr, tab. 4.3, în care valorile logice din coloanele Y au fost obținute ținând seama de proprietățile (1) și (2) ale XOR-ului, rezultă pentru circuit două variante de implementare.

Varianta prezentată în fig. 4.9 prezintă avantajul unor întârzieri egale cu $2 \cdot t_{pd}$ pe toate căile intrare-ieșire, fapt care face să dispară pericolul hazardului logic.

Tab. 4.3. Tabelul de adevăr al detectorului de imparitate

Var. intrare				$Y=[(A \oplus B) \oplus C] \oplus D$			$Y=(A \oplus B) \oplus (C \oplus D)$		
D	C	B	A	$Y_{AB}=A \oplus B$	$Y_{ABC}=Y_{AB} \oplus C$	$Y=Y_{ABC} \oplus D$	$Y_{AB}=A \oplus B$	$Y_{CD}=C \oplus D$	$Y=Y_{AB} \oplus Y_{CD}$
0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1	0	1
0	0	1	0	1	1	1	1	0	1
0	0	1	1	0	0	0	0	0	0
0	1	0	0	0	1	1	0	1	1
0	1	0	1	1	0	0	1	1	0
0	1	1	0	1	0	0	1	1	0
0	1	1	1	0	1	1	0	1	1
1	0	0	0	0	0	1	0	1	1
1	0	0	1	1	1	0	1	1	0
1	0	1	0	1	1	0	1	1	0
1	0	1	1	0	0	1	0	1	1
1	1	0	0	0	1	0	0	0	0
1	1	0	1	1	0	1	1	0	1
1	1	1	0	1	0	1	1	0	1
1	1	1	1	0	1	0	0	0	0




Fig. 4.8. Schema detectorului de paritate impară - varianta 1




Fig. 4.9. Schema detectorului de paritate impară - varianta 2

4.2.2. Detectorul de paritate comandat

În sinteza detectorului este necesar să se țină seama de următoarele condiții:

1) Transformarea detectorului de paritate impară, fig. 4.9, în detector de paritate pară, trebuie realizată prin schimbarea valorii logice a unei singure "bare" de comandă, în maniera prezentată în fig. 4.7.

2) Indiferent de regimul de "imparitate" sau "paritate" în care lucrează detectorul, ieșirea acestuia trebuie să fie "1" logic în momentul detecției. Rezultă pentru regimul de "imparitate", $Y' = Y$, iar pentru regimul de "paritate", $Y' = \bar{Y}$ (v. tab. 4.4). Este deci necesară utilizarea proprietății (3) de maniera din fig. 4.10.




Fig. 4.10. Schema detectorului de paritate comandat

Într-adevăr,

$$Y' = Y \oplus P = \begin{cases} Y, & \text{pentru } P = 0 \text{ (detector de imparitate);} \\ \bar{Y}, & \text{pentru } P = 1 \text{ (detector de paritate).} \end{cases} \quad (4.12)$$

Pentru confirmarea acestor rezultate, prezentăm tabelul de adevăr 4.4 al detectorului de paritate comandat. Acest tabel reia practic de două ori primele 4 coloane și ultima din tab. 4.3: o dată pentru P=0 și a doua oară pentru P=1. În final, este adăugată coloana Y', obținută prin aplicarea relației 4.12.

Tab. 4.4. Tabelul de adevăr al detectorului de paritate comandat

<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>Y</i>	<i>P</i>	<i>Y'</i>
0	0	0	0	0	0	0
0	0	0	1	1	0	1
0	0	1	0	1	0	1
0	0	1	1	0	0	0
0	1	0	0	1	0	1
0	1	0	1	0	0	0
0	1	1	0	0	0	0
0	1	1	1	1	0	1
1	0	0	0	1	0	1
1	0	0	1	0	0	0
1	0	1	0	0	0	0
1	0	1	1	1	0	1
1	1	0	0	0	0	0
1	1	0	1	1	0	1
1	1	1	0	1	0	1
1	1	1	1	0	0	0
0	0	0	0	0	1	1
0	0	0	1	1	1	0
0	0	1	0	1	1	0
0	0	1	1	0	1	1
0	1	0	0	1	1	0
0	1	0	1	0	1	1
0	1	1	0	0	1	1
0	1	1	1	1	1	0
1	0	0	0	1	1	0
1	0	0	1	0	1	1
1	0	1	0	0	1	1
1	0	1	1	1	1	0
1	1	0	0	0	1	1
1	1	0	1	1	1	0
1	1	1	0	1	1	0
1	1	1	1	0	1	1

O aplicație importantă a detectorului de paritate o constituie *controlul de paritate al transmisiunilor de date*, capabil să detecteze erorile de transmisie și să declanșeze o procedură de corecție a acestora.

Astfel, considerând că informația care se transmite prin magistrala de date se compune din cuvinte a câte 4 biți, fig. 4.10, fiecărui cuvânt *i* se adaugă la emisie (*E*)

un al 5-lea bit de control la paritate furnizat de către un detector de paritate cu 4 intrări, DP-I. În acest mod, pe cele 4+1 linii de transmitere a informației vom avea în fiecare moment câte un cuvânt de cod format din 5 biți, în componența cuvântului respectiv existând întotdeauna un număr par de biți egali cu 1 logic.




Fig. 4.10. Detectarea erorilor de transmisie a informațiilor binare

La receptorul R există un alt detector de paritate cu 5 intrări, DP-II, la ieșirea căruia se va obține 1 logic în cazul în care transmisia de date a fost corectă (număr par de 1 logic pe cele 5 linii) și 0 logic dacă aceasta a fost perturbată. Evident, în acest din urmă caz, se ia decizia blocării execuției și a corecției erorii apărute prin metode specifice, cum ar fi transmiterea repetată a informației.

4.3. Multiplexoare

Multiplexoarele (MUX-urile) sunt circuite logice combinaționale care permit trecerea datelor de la una din cele n intrări spre ieșirea unică, fig. 4.11.




Fig. 4.11. Schema bloc generală a unui multiplexor

Selecția intrării care urmează a avea acces la ieșire se face printr-un cuvânt de cod (adresă) având p biți.

Se observă că $n=2^p$, adică numărul de intrări este egal cu numărul combinațiilor logice de adresă a căror apariție urmează să autorizeze accesul succesiv al intrărilor către ieșire.

4.3.1. Circuitul de multiplexare cu 4 intrări

În cazul MUX-ului cu $n=4$ intrări (I_0, I_1, I_2, I_3), numărul barelor de adresă este $p=2$ (A_0, A_1).

Pornind de la definiția multiplexorului, construim tabelul de funcționare al unui MUX cu 4 intrări, tab. 4.5, scriem forma canonică disjunctivă, rel. 4.13, și o implementăm în fig. 4.12.

Tab. 4.5. Tabelul de funcționare al unui MUX cu 4 intrări

\bar{E}	A_1	A_0	I_0	I_1	I_2	I_3	Y
1	x	x	x	x	x	x	0
0	0	0	I_0	x	x	x	I_0
0	0	1	x	I_1	x	x	I_1
0	1	0	x	x	I_2	x	I_2
0	1	1	x	x	x	I_3	I_3




Fig. 4.12. MUX-ul cu 4 intrări

$$Y = E(\underbrace{\overline{A_1}\overline{A_0}}_{P_0}I_0 + \underbrace{\overline{A_1}A_0}_{P_1}I_1 + \underbrace{A_1\overline{A_0}}_{P_2}I_2 + \underbrace{A_1A_0}_{P_3}I_3). \quad (4.13)$$

Observăm că schema este prevăzută și cu o intrare de autorizare \overline{E} ($\overline{\text{ENABLE}}$), activă în starea "L". Pentru $\overline{E}=1$, indiferent de stările logice ale intrărilor și barelor de adresă, ieșirea se fixează în 0 logic și MUX-ul este inactivat.

4.4. Demultiplexoare

Circuitele de demultiplexare (DMUX-urile) sunt c.l.c. care permit transmiterea datelor de la o intrare unică, la una din cele m ieșiri selectate printr-un cuvânt de cod (adresă).

Schema bloc a unui DMUX cu m ieșiri și p bare de adresă ($m=2^p$) este prezentată în fig. 4.13.




Fig. 4.13. Schema bloc generală a unui DMUX

4.4.1. Circuitul de demultiplexare cu 4 ieșiri

Circuitul de demultiplexare cu $m=4$ ieșiri (Y_0, Y_1, Y_2, Y_3), are $p=2$ bare de adresă (A_0, A_1).

Tab. 4.6. Tabelul de funcționare al unui DMUX cu 4 ieșiri

A_1	A_0	I	Y_0	Y_1	Y_2	Y_3
0	0	I	I	0	0	0
0	1	I	0	I	0	0
1	0	I	0	0	I	0
1	1	I	0	0	0	I

Pornind de la tabelul de funcționare al unui astfel de circuit, tab. 4.6, se scriu funcțiile de ieșire:

$$Y_0 = I \cdot \overline{A_1} \overline{A_0}, \quad Y_1 = I \cdot \overline{A_1} A_0, \quad Y_2 = I \cdot A_1 \overline{A_0}, \quad Y_3 = I \cdot A_1 A_0, \quad (4.14)$$

și se obține varianta de implementare din fig. 4.14.




Fig. 4.14. DMUX-ul cu 4 ieșiri

4.5. Comparatoare numerice

Comparatoarele numerice sunt c.l.c. care permit determinarea valorii relative a două numere exprimate în cod binar.

Schema bloc a unui comparator de n biți este prezentată în fig. 4.15.




Fig. 4.15. Schema bloc a unui comparator de n biți

4.5.1. Comparatorul numeric de un bit

Comparatorul numeric de un bit prezintă schema bloc din fig. 4.16.




Fig. 4.16. Schema bloc a comparatorului de 1 bit

Compararea celor două numere de câte un bit fiecare, permite definirea următoarelor funcții, v. tab. 4.7:

- funcția de inferioritate, $f_{i_k} = \overline{A_k} B_k$, care ia valoarea logică 1 numai când $A_k < B_k$, adică atunci când $A_k=0$ și $B_k=1$;
- funcția de egalitate, $f_{e_k} = A_k \oplus B_k$, care ia valoarea logică 1 numai când $A_k=B_k$, adică fie $A_k=B_k=0$, fie $A_k=B_k=1$ logic;
- funcția de superioritate, $f_{s_k} = A_k \overline{B_k}$, care ia valoarea logică 1 numai când $A_k > B_k$.

$$\text{Sintetic, putem scrie: } \begin{cases} \overline{A_k} B_k = 1 & \text{pentru } A_k < B_k; \\ A_k \oplus B_k = 1 & \text{pentru } A_k = B_k; \\ A_k \overline{B_k} = 1 & \text{pentru } A_k > B_k, \end{cases} \quad (4.15)$$

relații care ne ajută să construim tabelul de funcționare al comparatorului de 1 bit, tab. 4.7.

Tab. 4.7. Tabelul de funcționare al comparatorului de 1 bit

A _k	B _k	f _{i_k}	f _{e_k}	f _{s_k}
		$\overline{A_k} B_k$	$A_k \oplus B_k$	$A_k \overline{B_k}$
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

$A_k < B_k$ $A_k = B_k$ $A_k > B_k$

Pornind de la tabelul de funcționare, tab. 4.7, în care coloanele 3, 4 și 5 reprezintă ieșirile comparatorului de 1 bit pentru cele 3 situații posibile rezultate în urma comparării, se obține varianta de implementare din fig. 4.17.




Fig. 4.17. Schema logică a comparatorului de 1 bit

4.5.2. Comparatorul numeric de 4 biți

Se poate obține prin interconectarea a patru comparatoare de un bit.

Cele două numere de câte 4 biți fiecare se pot scrie astfel:

$$A = 2^3 A_3 + 2^2 A_2 + 2^1 A_1 + 2^0 A_0;$$

$$B = 2^3 B_3 + 2^2 B_2 + 2^1 B_1 + 2^0 B_0.$$

Procesul comparării începe cu biții cei mai semnificativi. Astfel, pentru a avea $A < B$ este necesar ca:

$$\text{sau } A_3 < B_3,$$

$$\text{sau } A_3 = B_3 \text{ și } A_2 < B_2,$$

$$\text{sau } A_3 = B_3 \text{ și } A_2 = B_2 \text{ și } A_1 < B_1,$$

$$\text{sau } A_3 = B_3 \text{ și } A_2 = B_2 \text{ și } A_1 = B_1 \text{ și } A_0 < B_0.$$

Rezultă funcția:

$$F_i = f_{i_3} + f_{e_3} f_{i_2} + f_{e_3} f_{e_2} f_{i_1} + f_{e_3} f_{e_2} f_{e_1} f_{i_0}. \quad (4.16)$$

Pentru $A = B$ este necesar ca:

$$A_3 = B_3 \text{ și } A_2 = B_2 \text{ și } A_1 = B_1 \text{ și } A_0 = B_0.$$

Rezultă funcția:

$$F_e = f_{e_3} f_{e_2} f_{e_1} f_{e_0}. \quad (4.17)$$

Pentru $A > B$ este necesar ca:

$$\text{sau } A_3 > B_3,$$

$$\text{sau } A_3 = B_3 \text{ și } A_2 > B_2,$$

$$\text{sau } A_3 = B_3 \text{ și } A_2 = B_2 \text{ și } A_1 > B_1,$$

$$\text{sau } A_3 = B_3 \text{ și } A_2 = B_2 \text{ și } A_1 = B_1 \text{ și } A_0 > B_0.$$

Rezultă funcția:

$$F_s = f_{s_3} + f_{e_3} f_{s_2} + f_{e_3} f_{e_2} f_{s_1} + f_{e_3} f_{e_2} f_{e_1} f_{s_0}. \quad (4.18)$$

Întrucât relațiile 4.16, 4.17 și 4.18 nu pot fi adevărate simultan, se poate scrie că oricare din cele 3 relații este adevărată dacă celelalte două sunt false:

$$F_i = \bar{F}_e \cdot \bar{F}_s; \quad (4.19)$$

$$F_e = \overline{F_i} \cdot \overline{F_s}; \quad (4.20)$$

$$F_s = \overline{F_i} \cdot \overline{F_e}. \quad (4.21)$$

Prin urmare, teoretic este suficientă obținerea a două din relațiile 4.16, 4.17 și 4.18, a treia rezultând (cu numai două invenoare și o poartă ȘI) dintr-una din relațiile 4.19, 4.20 sau 4.21. Practic, se implementează toate relațiile 4.16, 4.17 și 4.18, pentru a nu apărea diferențe de timpi de propagare.




Fig. 4.18. Schemele logice simplificate ale funcțiilor de ieșire ale comparatorului de 4 biți

În fig. 4.18 este prezentată implementarea funcțiilor F_i , fig. 4.18 a, și F_e , fig. 4.18 b, cu observația că circuitul corespunzător lui F_s poate fi realizat de maniera din fig. 4.18a (evident cu alte mărimi de intrare) sau de maniera din fig. 4.18 c (v. relația 4.21).

F_i' , F_e' și F_s' sunt intrări de extensie la care se conectează ieșirile comparatorului de 4 biți de rang inferior.

Varianta integrată a comparatorului numeric de 4 biți este circuitul integrat SN 7485, fig. 4.19.




Fig. 4.19. Schema comparatorului integrat de 4 biți

4.5.3. Comparatorul numeric de 8 biți

Conectând în cascadă două comparatoare SN 7485, obținem un comparator numeric de 8 biți, fig. 4.20.




Fig. 4.20. Schema unui comparator de 8 biți sintetizat cu 2 x SN 7485

În fig. 4.19 și 4.20 putem observa modul în care sunt conectate intrările care provin de la rangul inferior al comparatorului numeric integrat SN 7485.

Astfel, intrarea corespunzătoare funcției de egalitate, $A=B$, se conectează la $+V_{CC}$ (1 logic), simulându-se astfel egalitatea biților de rang inferior care de fapt nu există (v. tab. 4.6).

Similar, intrările corespunzătoare funcțiilor de inferioritate ($A<B$) și superioritate ($A>B$) sunt conectate la masă, simulând absența oricărei inegalități provenite de la rangul inferior.

4.6. Sumatoare

Sumatoarele sunt subsisteme logice combinaționale care asigură - direct sau indirect - efectuarea tuturor operațiilor aritmetice dintr-un sistem de calcul.




Fig. 4.21. Schema bloc generală a unui sumator

Schema bloc a unui sumator de 2 numere binare a câte n biți este prezentată în fig. 4.21, unde s-au notat cu S_i , $i=0,1, \dots, n-1$, biții corespunzători sumei, iar cu C_i transportul către rangul următor.

4.6.1. Semisumatorul


Semisumatorul realizează suma a două numere binare de câte 1 bit, fără a ține seama de transportul de la bitul imediat inferior ca semnificație.

Pornind de la tabelul de adevăr al unui semisumator de 1 bit, tab. 4.8, se obțin relațiile de calcul 4.22 și 4.23 a căror implementare conduce la schema din fig. 4.22 a, sau, la nivel de schemă bloc, fig. 4.22 b.


Tab. 4.8. Tabelul de adevăr al semisumatorului de 1 bit

A_i	B_i	Rezultatul adunării	Suma (S_i)	Transport (C_i)
0	0	00	0	0
0	1	01	1	0
1	0	01	1	0
1	1	10	0	1

$$\begin{cases} S_i = A_i \oplus B_i; & (4.22) \\ C_i = A_i \cdot B_i. & (4.23) \end{cases}$$



a) schema logică



b) schema bloc

Fig. 4.22. Semisumatorul de 1 bit

4.6.2. Sumatorul complet de 1 bit

Spre deosebire de semisumator, sumatorul complet de 1 bit ia în considerație și transportul C_{i-1} de la bitul imediat inferior, conform schemei bloc din fig. 4.23.




Fig. 4.23. Schema bloc a sumatorului complet de 1 bit

Tabelul de funcționare al sumatorului complet de 1 bit este tab. 4.9.

Tab. 4.9. Tabelul de funcționare al sumatorului complet de 1 bit

<i>Intrări</i>			<i>Suma</i>	<i>Ieșiri</i>	
A_i	B_i	C_{i-1}		S_i	C_i
0	0	0	00	0	0
0	0	1	01	1	0
0	1	0	01	1	0
0	1	1	10	0	1
1	0	0	01	1	0
1	0	1	10	0	1
1	1	0	10	0	1
1	1	1	11	1	1

Ca și în cazul semisumatorului, ieșirea S_i este suma modulo 2 a celor 3 intrări:

$$S_i = A_i \oplus B_i \oplus C_{i-1} = \quad (4.24)$$

$$= \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1},$$

relație care se poate obține și direct din tab. 4.8, scriind S_{iFCD} .

Din același tabel se poate deduce și C_i :

$$C_i = \overline{A_i} B_i C_{i-1} + A_i \overline{B_i} C_{i-1} + A_i B_i \overline{C_{i-1}} + A_i B_i C_{i-1}. \quad (4.25)$$

Grupând succesiv fiecare din primii trei termeni ai relației (4.25) cu ultimul, se obține:

$$C_i = B_i C_{i-1} + A_i C_{i-1} + A_i B_i, \quad (4.26)$$

iar după negarea relației 4.26 și aplicarea lui De Morgan, vom avea:

$$\overline{C_i} = \overline{A_i} \overline{B_i} + \overline{A_i} \overline{C_{i-1}} + \overline{B_i} \overline{C_{i-1}}. \quad (4.27)$$

Notând primii trei termeni din S_i cu D_i :

$$D_i = \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}}, \quad (4.28)$$

observăm că aceștia se pot obține din produsul logic al lui $\overline{C_i}$ cu $(A_i + B_i + C_{i-1})$:

$$D_i = (A_i + B_i + C_{i-1}) \bar{C}_i. \quad (4.29)$$

Într-adevăr, introducând \bar{C}_i din relația 4.27 în 4.29 și efectuând operațiile, se obține expresia 4.28.

Rezultă că S_i se poate scrie:

$$\begin{aligned} S_i &= D_i + A_i B_i C_{i-1} = \\ &= A_i \bar{C}_i + B_i \bar{C}_i + C_{i-1} \bar{C}_i + A_i B_i C_{i-1}. \end{aligned} \quad (4.30)$$

Implementarea relațiilor 4.26 și 4.30 conduce la sinteza schemei sumatorului complet de 1 bit, fig. 4.24.




Fig. 4.24. Schema logică a sumatorului complet de 1 bit

4.6.3. Sumatorul complet de 4 biți

Se obține prin interconectarea a 4 sumatoare complete de 1 bit, așa cum este ilustrat în fig. 4.25. Întrucât implementarea unui astfel de sumator cu ajutorul circuitelor logice elementare este deosebit de laborioasă, vom utiliza pentru ilustrare sumatorul complet de 4 biți integrat CDB 483, a cărui schemă bloc este identică cu cea prezentată în fig. 4.25.




Fig. 4.25. Schema bloc a sumatorului complet de 4 biți

4.7. Conversoare de cod

Conversoarele de cod sunt circuite logice combinaționale care permit transformarea unui cod binar în altul.

Schema bloc a unui convertor de n / m biți este prezentată în fig. 4.26.



Fig. 4.26. Schema bloc generală a unui convertor de cod

4.7.1. Convertorul de cod "binar natural – Gray"

Schema bloc a unui convertor pe 4 biți din *cod binar natural* în *cod Gray* se obține din fig. 4.26 pentru $n = m = 4$ și este prezentată în fig. 4.27.




Fig. 4.27. Schema bloc a convertorului de cod "binar natural - Gray"

După cum rezultă și din tabelul de adevăr, tab. 4.10, codul binar reflectat (Gray) se obține din codul binar natural astfel:

G_0 - repetă primele 2 locații ale lui B_0 , după care se reflectă din 2 în 2 locații;

G_1 - repetă primele 4 locații ale lui B_1 , după care se reflectă din 4 în 4 locații;
 G_2 - repetă primele 8 locații ale lui B_2 , după care se reflectă din 8 în 8 locații;
 G_3 - repetă B_3 .

Tab. 4.10. Tabelul de adevăr al convertorului de cod "binar natural - Gray"

<i>Binar natural</i>				<i>Gray</i>			
B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

Pornind de la tab. 4.10, alcătuim diagramele VK pentru G_3 , G_2 , G_1 și G_0 , fig. 4.28.




Fig. 4.28. Diagramele VK corespunzătoare funcțiilor de ieșire ale convertorului




Fig. 4.28. Diagramele VK corespunzătoare funcțiilor de ieșire ale convertorului (continuare)

După minimizare, obținem următoarele expresii:

$$G_3 = B_3; G_2 = B_2 \oplus B_3; G_1 = B_1 \oplus B_2; G_0 = B_0 \oplus B_1, \tag{4.31}$$

a căror implementare conduce la schema din fig. 4.29.




Fig. 4.29. Schema logică minimală a convertorului de cod "binar natural - Gray"

4.7.2. Convertorul de cod "Gray - binar natural"

Schema bloc a unui convertor din *cod Gray* în *cod binar natural* este prezentată în fig. 4.30, iar tabelul de adevăr este tab. 4.11.



Fig. 4.30. Schema bloc a convertorului de cod "Gray - binar natural"

Tab. 4.11. Tabelul de adevăr al convertorului de cod "Gray - binar natural"

<i>Cod Gray</i>				<i>Cod binar natural</i>			
G_3	G_2	G_1	G_0	B_3	B_2	B_1	B_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	0	0
0	1	1	1	0	1	0	1
1	0	0	0	1	1	1	1
1	0	0	1	1	1	1	0
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	0	1	0	1	1
1	1	1	1	1	0	1	0

Întrucât aplicarea procedurii de la § 4.7.1 este destul de laborioasă, apelăm la următorul artficiu: cunoscut fiind faptul că $A \oplus A \oplus B = B$, calculăm cu ajutorul relațiilor 4.31 următoarele sume modulo 2:

$$G_2 \oplus G_3, G_1 \oplus G_2 \oplus G_3, G_0 \oplus G_1 \oplus G_2 \oplus G_3. \quad (4.32)$$

Obținem:

$$\begin{aligned} G_3 &= B_3; & \Rightarrow B_3 &= G_3; \\ G_2 \oplus G_3 &= B_2 \oplus \underbrace{B_3 \oplus B_3}_0; & \Rightarrow B_2 &= G_2 \oplus G_3; \\ G_1 \oplus G_2 \oplus G_3 &= B_1 \oplus \underbrace{B_2 \oplus B_2}_0 \oplus \underbrace{B_3 \oplus B_3}_0; & \Rightarrow B_1 &= G_1 \oplus G_2 \oplus G_3; \\ G_0 \oplus G_1 \oplus G_2 \oplus G_3 &= B_0 \oplus \underbrace{B_1 \oplus B_1}_0 \oplus \underbrace{B_2 \oplus B_2}_0 \oplus \underbrace{B_3 \oplus B_3}_0; \\ & & \Rightarrow B_0 &= G_0 \oplus G_1 \oplus G_2 \oplus G_3. \end{aligned} \quad (4.33)$$

Implementarea relațiilor 4.33 conduce la schema logică a convertorului de cod "Gray - binar natural" din fig. 4.31.




Fig. 4.31. Schema logică a convertorului de cod "Gray - binar natural"

4.8. Codificatoare

Codificatoarele sunt circuite logice combinaționale cu n intrări și m ieșiri de adresă, constituind de fapt subsisteme ale unor circuite integrate pe scară medie (M.S.I.) sau largă (L.S.I.) cum ar fi: convertoarele de cod, circuitele ROM, PLA, etc. Schema bloc a unui codificator este prezentată în fig. 4.32.




Fig. 4.32. Schema bloc generală a unui codificator

4.8.1. Codificatorul de adresă simplu

Codificatorul de adresă simplu furnizează la ieșire un cuvânt binar de m biți atunci când numai una din cele n intrări ale sale este activată.

Tab. 4.12. Tabelul de adevăr al codificatorului de adresă

INTRĂRI							ADRESE		
I_1	I_2	I_3	I_4	I_5	I_6	I_7	A_2	A_1	A_0
1	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	1	1
0	0	0	1	0	0	0	1	0	0
0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	1	1	1	1

Rezultă că numărul cuvintelor furnizate la ieșire este $n=2^m-1$ și este egal cu numărul intrărilor.

Pentru exemplificare, ne propunem să realizăm sinteza unui codificator de adresă cu $n=7$ intrări, deci cuvântul de adresă va fi format din $m=3$ biți.

Pornind de la tabelul de adevăr, tab. 4.12, se deduc expresiile funcțiilor de ieșire, rel. 4.34, 4.35 și 4.36, și se obține varianta de implementare din fig. 4.33:

$$A_0 = I_1 + I_3 + I_5 + I_7; \quad (4.34)$$

$$A_1 = I_2 + I_3 + I_6 + I_7; \quad (4.35)$$

$$A_2 = I_4 + I_5 + I_6 + I_7. \quad (4.36)$$




Fig. 4.33. Schema logică a codificatorului de adresă

Observație: este interzisă activarea simultană a mai multor linii de intrare deoarece se pot crea confuzii. De exemplu, activarea simultană a liniilor I_1 și I_2 generează cuvântul de cod $A_2=0, A_1=1, A_0=1$ (011) care corespunde de fapt, într-o funcționare normală, activării lui I_3 . În cazul în care nu se poate evita activarea simultană a mai multor intrări, se folosesc circuite de codificare (codare) prioritare.




Fig. 4.34. O altă variantă de implementare a codificatorului de adresă

O altă variantă de implementare a CD cu 7 intrări și 3 ieșiri de adresă se poate obține aplicând relațiilor 4.34, 4.35 și 4.36 principiul dublei negații și una din relațiile lui De Morgan:

$$A_0 = \overline{\overline{I_1 + I_3 + I_5 + I_7}} = \overline{\overline{I_1} \overline{I_3} \overline{I_5} \overline{I_7}} \quad (4.37)$$

$$A_1 = \overline{\overline{I_2 + I_3 + I_6 + I_7}} = \overline{\overline{I_2} \overline{I_3} \overline{I_6} \overline{I_7}} \quad (4.38)$$

$$A_2 = \overline{\overline{I_4 + I_5 + I_6 + I_7}} = \overline{\overline{I_4} \overline{I_5} \overline{I_6} \overline{I_7}} \quad (4.39)$$

Se obține schema prezentată în fig. 4.34.

4.9. Decodificatoare

Decodificatoarele sunt circuite logice combinaționale cu n intrări și m ieșiri, realizate în tehnologie MSI, care activează una sau mai multe ieșiri în funcție de cuvântul de cod aplicat la intrare ($m=2^n$).

Schema bloc a unui decodificator este prezentată în fig. 4.35.




Fig. 4.35. Schema bloc generală a unui decodificator

4.9.1. Decodificatorul de adresă

Decodificatorul de adresă activează linia de ieșire a cărei adresă codificată binar este aplicată la intrări.

Schema bloc a unui decodificator de adresă cu $n=2$ intrări și $m=2^2=4$ ieșiri este prezentată în fig. 4.36.




Fig. 4.36. Schema bloc a unui decodificator cu 2 intrări și 4 ieșiri

Din tabelul de adevăr, tab. 4.13, se obțin expresiile 4.40 ale funcțiilor de ieșire și varianta de implementare din fig. 4.37.

Tab. 4.13. Tabelul de adevăr al decodificatorului cu 2 intrări și 4 ieșiri

A_1	A_0	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

$$Y_0 = \bar{A}_1\bar{A}_0; Y_1 = \bar{A}_1A_0; Y_2 = A_1\bar{A}_0; Y_3 = A_1A_0 \quad (4.40)$$




Fig. 4.37. Schema logică a decodificatorului cu 2 intrări și 4 ieșiri

4.9.2. Decodificatorul BCD-zecimal

Prescurtarea BCD semnifică în limba română "zecimal codat binar".

Schema bloc a unui decodificator BCD-zecimal este prezentată în fig. 4.38.



Fig. 4.38. Schema bloc a decodificatorului BCD - zecimal

Spre deosebire de codul binar natural, BCD nu include combinațiile binare 1010, 1011, 1100, 1101, 1110, 1111, combinații ce corespund numerelor zecimale 10, 11, 12, 13, 14 și 15.

Apariția oricăreia din cele 6 combinații de intrare excluse, ducе toate ieșirile în starea "1". Se spune că decodificatorul rejectează datele false.

Funcționarea decodificatorului din fig. 4.38 (în variantă integrată - CDB 442) este prezentată în tab. 4.14.

Tab. 4.14. Tabelul de adevăr al decodificatorului BCD - zecimal

	A_3	A_2	A_1	A_0	\bar{Y}_0	\bar{Y}_1	\bar{Y}_2	\bar{Y}_3	\bar{Y}_4	\bar{Y}_5	\bar{Y}_6	\bar{Y}_7	\bar{Y}_8	\bar{Y}_9
0	0	0	0	0	0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1	1	1
2	0	0	1	0	1	1	0	1	1	1	1	1	1	1
3	0	0	1	1	1	1	1	0	1	1	1	1	1	1
4	0	1	0	0	1	1	1	1	0	1	1	1	1	1
5	0	1	0	1	1	1	1	1	1	0	1	1	1	1
6	0	1	1	0	1	1	1	1	1	1	0	1	1	1
7	0	1	1	1	1	1	1	1	1	1	1	0	1	1
8	1	0	0	0	1	1	1	1	1	1	1	1	0	1
9	1	0	0	1	1	1	1	1	1	1	1	1	1	0
10	1	0	1	0	1	1	1	1	1	1	1	1	1	1
11	1	0	1	1	1	1	1	1	1	1	1	1	1	1
12	1	1	0	0	1	1	1	1	1	1	1	1	1	1
13	1	1	0	1	1	1	1	1	1	1	1	1	1	1
14	1	1	1	0	1	1	1	1	1	1	1	1	1	1
15	1	1	1	1	1	1	1	1	1	1	1	1	1	1

4.9.3. Decodificatorul BCD - 7 segmente

Decodificatorul BCD - 7 segmente prezintă schema bloc din fig. 4.39,




Fig. 4.39. Schema bloc a unui decodificator BCD - 7 segmente

acceptă un cod de intrare BCD și produce ieșirile adecvate pentru selectarea segmentelor unui digit cu 7 segmente utilizat pentru reprezentarea numerelor zecimale 0, 1, ..., 9.

Dacă cele 7 ieșiri ale decodificatorului sunt active în stare “sus”, ele se notează cu a, b, \dots, g și vor comanda un display cu 7 segmente, fig. 4.40 a, în care LED-urile se află în conexiune *catod comun* (KC), fig. 4.40 b.

Dacă ieșirile decodificatorului sunt active în stare “jos”, ele se notează cu $\bar{a}, \bar{b}, \dots, \bar{g}$ și vor comanda un digit ale cărui LED-uri se află în conexiune *anod comun* (AC), fig. 4.40 c.

Este ușor de înțeles faptul că, în condițiile în care LED-urile au catodii legați împreună (KC) și conectați la masă, singurul potențial care, aplicându-se pe anodi, poate deschide LED-urile, este $+V_{CC}$, deci 1 logic.

Un raționament similar poate fi făcut pentru conexiunea AC.




Fig. 4.40. Display-ul cu 7 segmente

a) notarea segmentelor; b) schema electrică pentru KC; c) schema electrică pentru AC.

4.9.3.1. Decodificatorul BCD - 7 segmente cu componente discrete

Ca și în cazul celorlalte circuite logice combinaționale studiate până în prezent, ne propunem să realizăm sinteza unui decodificator BCD - 7 segmente cu componente discrete.

În acest scop, alcătuim tabelul de adevăr al decodificatorului, tab. 4.15, trecând în prima coloană numerele zecimale de la 0 la 15, în coloanele 2 ... 5 – combinațiile logice de intrare corespunzătoare numerelor zecimale din prima coloană (cod binar natural), iar în următoarele 7 coloane – ieșirile a, b, \dots, g , active în 1 logic.

Se completează, linie cu linie, cele 7 coloane corespunzătoare funcțiilor de ieșire, astfel încât segmentele activate să formeze cifra înscrisă în prima coloană a tab. 4.15, conform corespondenței din fig. 4.41.

Tab. 4.15. Tabelul de adevăr al decodificatorului BCD – 7 segmente

	A_3	A_2	A_1	A_0	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
10	1	0	1	0	x	x	x	x	x	x	x
11	1	0	1	1	x	x	x	x	x	x	x
12	1	1	0	0	x	x	x	x	x	x	x
13	1	1	0	1	x	x	x	x	x	x	x
14	1	1	1	0	x	x	x	x	x	x	x
15	1	1	1	1	x	x	x	x	x	x	x

De exemplu, combinației binare 0000 îi corespunde în zecimal cifra 0 a cărei vizualizare presupune aprinderea LED-urilor a , b , c , d , e și f , deci activarea prin 1 logic a liniilor de ieșire corespunzătoare ale decodificatorului. Prin urmare, se completează prima linie a tabelului 4.15 cu 1 logic, exceptând locația corespunzătoare ieșirii g , care rămâne în 0 logic.

Se procedează similar pentru toate combinațiile binare corespunzătoare numerelor de la 0 la 9.




Fig. 4.41. Vizualizarea cifrelor zecimale pe un display cu 7 segmente

Pentru combinațiile binare care corespund numerelor de la 10 la 15, interzise în BCD, starea ieșirilor decodificatorului este “indiferentă”, situație pe care o marcăm prin “x” în tab. 4.15.

Observăm că funcțiile de ieșire a, b, \dots, g , corespunzătoare celor 7 segmente, sunt incomplet definite, v. § 1.6.3, fapt de care va trebui să ținem seama în procesul de minimizare.

Se completează diagramele Veitch-Karnaugh ale celor 7 funcții de ieșire, fig. 4.42, și se alege minimizarea de tip conjunctiv, deoarece din analiza diagramei se constată că locațiile care conțin 0 logic sunt mai puține.




Fig. 4.42. Diagramele VK corespunzătoare celor 7 segmente

(g)

		A_1A_0			
		00	01	11	10
A_3A_2	00	0	0		
	01			0	
	11	x	x	x	x
	10			x	x

Fig. 4.42. Diagramele VK corespunzătoare celor 7 segmente (continuare)

Observație: Locațiile libere din diagramele VK sunt cele în care în mod normal ar fi trebuit înscrisă valoarea logică 1. Din motive de simplitate a desenului și ușurință a grupărilor, locațiile respective au fost lăsate libere.




Fig. 4.43. Schema sintetizată a decodificatorului BCD – 7 segmente

Expresiile formelor minimale conjunctive sunt:

$$a_{\text{FMC}} = (A_3 + A_2 + A_1 + \bar{A}_0) \cdot (\bar{A}_2 + A_1 + A_0) \quad (4.41)$$

$$b_{\text{FMC}} = (\bar{A}_2 + A_1 + \bar{A}_0) \cdot (\bar{A}_2 + \bar{A}_1 + A_0)$$

$$g_{\text{FMC}} = (A_3 + A_2 + A_1) \cdot (\bar{A}_2 + \bar{A}_1 + \bar{A}_0)$$

iar implementarea lor conduce la schema decodificatorului BCD – 7 segmente din fig. 4.43.

4.9.3.2. Decodificatorul BCD - 7 segmente în variantă integrată

O variantă a decodificatorului BCD – 7 segmente o constituie circuitul integrat CDB 447, ale cărui ieșiri sunt active în 0 logic, v.tab. 4.16, impunându-se din acest motiv utilizarea unui display cu 7 segmente cu anod comun, fig. 4.40 c.

Tab. 4.16. Tabelul de funcționare al decodificatorului BCD - 7 segmente integrat (CDB 447)

ZECIMAL SAU FUNȚIA	INTRĂRI						IEȘIRI							
	\overline{LT}	\overline{RBI}	A_3	A_2	A_1	A_0	$\overline{BI} / \overline{RBO}(b)$	\bar{a}	\bar{b}	\bar{c}	\bar{d}	\bar{e}	\bar{f}	\bar{g}
0	1	1	0	0	0	0	1	0	0	0	0	0	0	1
1	1	x	0	0	0	1	1	1	0	0	1	1	1	1
2	1	x	0	0	1	0	1	0	0	1	0	0	1	0
3	1	x	0	0	1	1	1	0	0	0	0	1	1	0
4	1	x	0	1	0	0	1	1	0	0	1	1	0	0
5	1	x	0	1	0	1	1	0	1	0	0	1	0	0
6	1	x	0	1	1	0	1	1	1	0	0	0	0	0
7	1	x	0	1	1	1	1	0	0	0	1	1	1	1
8	1	x	1	0	0	0	1	0	0	0	0	0	0	0
9	1	x	1	0	0	1	1	0	0	0	1	1	0	0
10	1	x	1	0	1	0	1	1	1	1	0	0	1	0
11	1	x	1	0	1	1	1	1	1	0	0	1	1	0
12	1	x	1	1	0	0	1	1	0	1	1	1	0	0
13	1	x	1	1	0	1	1	0	1	1	0	1	0	0
14	1	x	1	1	1	0	1	1	1	1	0	0	0	0
15	1	x	1	1	1	1	1	1	1	1	1	1	1	1
$\overline{BI}(b)$	x	x	x	x	x	x	0	1	1	1	1	1	1	1
$\overline{RBI}(b)$	1	0	0	0	0	0	0	1	1	1	1	1	1	1
$\overline{LT}(b)$	0	x	x	x	x	x	1	0	0	0	0	0	0	0

Nota (b):

$\overline{\text{RI}}$ / RBO (Blanking Input / Ripple Blanking Output);

$\overline{\text{BI}}$ - în "aer" sau la "1" dacă dorim funcțiile de ieșire 0÷15;

$\overline{\text{RBI}}$ - în "aer" sau la "1" dacă afișarea lui 0 nu este dorită;

$\overline{\text{LT}}$ (Lamp Test Input).

Din fig. 4.44 se observă că segmentele activate pentru obținerea cifrelor 6 și 9 realizează o vizualizare mai puțin agreabilă a acestora, iar cele corespunzătoare combinațiilor logice de intrare interzise în BCD (ce corespund numerelor zecimale 10, 11, ..., 15), nu au practic nici o semnificație.




Fig. 4.44. Formarea cifrelor zecimale cu ajutorul celor 7 segmente

4.10. Memorii ROM

Memoria ROM (Read Only Memory = memorie numai cu citire) este o memorie fixă în sensul că odată înscrisă informația în ea, aceasta nu mai poate fi ștearsă sau modificată, ci numai citită.

Memoria ROM poate fi privită ca un convertor de cod format dintr-un decodificator de adresă și un codificator, fig. 4.45.




Fig. 4.45. Schema bloc a memoriei ROM

Decodificatorul are la intrare un vector de adresă format din n variabile (n linii de adresă) ale căror combinații logice activează succesiv cele $m=2^n$ linii de ieșire.

Codificatorul are la intrare cele m linii (de cuvânt) activate succesiv, fiecare linie w_p , cu $p=0, 1, \dots, m-1$, fiind capabilă prin activare să citească și să transmită la ieșire O_0, O_1, \dots, O_{k-1} , câte un cuvânt format din k biți.

Intuitiv, codificatorul ar putea fi imaginat sub forma unui dulap cu m sertare, fig. 4.46, în fiecare sertar aflându-se câte k bile albe și negre, simbolizând valorile logice 1, respectiv 0. După ce au fost umplute cu bile, sertarele sunt încuiate și cheia este aruncată, astfel încât configurația alb-negru a bilelor din sertare rămâne definitivă.




Fig. 4.46. O prezentare intuitivă a codificatorului memoriei ROM

Activarea uneia dintre liniile de intrare w_p , va face ca în sertarul corespunzător să se aprindă un bec, astfel încât, prin intermediul oglinzilor L_0, L_1, \dots, L_{m-1} , combinația alb-negru (deci 1 și 0 logic) a bilelor din sertarul respectiv va putea fi citită la ieșirile O_0, O_1, \dots, O_{k-1} . Operația de citire a conținutului oricărui sertar poate fi repetată la infinit, fără a afecta în acest mod conținutul sertarului.

Capacitatea C a unei memorii ROM este determinată de numărul de biți ai matricei de memorare, care pentru m linii de cuvânt a câte k biți fiecare, este:

$$C = m \cdot k = 2^n \cdot k. \quad (4.42)$$

Datele furnizate la ieșirea codificatorului, sub forma a m cuvinte a câte k biți fiecare, reprezintă informația înmagazinată în codificator.

În funcție de locul unde se realizează înscrierea informației în codificator, distingem memorii ROM programabile la producător, respectiv - la utilizator.

După tipul tehnologiei de fabricație utilizate, memoriile ROM pot fi realizate în tehnologie integrată bipolară sau unipolară.

Evident, structura codificatorului diferă de la un tip de memorie ROM la altul.

4.10.1. Memorii ROM bipolare

Memoriile ROM bipolare se caracterizează prin timpi reduși de acces la informația memorată (de ordinul zecilor de nanosecunde).

4.10.1.1. Memorii ROM bipolare programabile la producător

În fig. 4.47 prezentăm a m -a parte din structura codificatorului unei memorii ROM bipolare programabile la producător, și anume acea parte care corespunde unei linii de cuvânt oarecare, w_p .

Schema conține k repezoare pe emiter realizate cu tranzistoarele T_0, T_1, \dots, T_{k-1} .

Procesul de fabricație al circuitului integrat care înglobează memoria ROM este oprit înainte de realizarea legăturilor l_0, l_1, \dots, l_{k-1} , dintre bazele tranzistoarelor și linia w_p , și nu este reluat, din motive de rentabilitate, decât în momentul în care s-au primit suficiente comenzi pentru o anumită configurație de 0 și 1 logic a matricei de memorare.

Zonele l_i corespunzătoare locațiilor în care se dorește înscrierea informației 1 logic vor fi metalizate, iar cele ce corespund locațiilor care trebuie să conțină 0 logic vor rămâne nemetalizate.




Fig. 4.47. A m -a parte din codificatorul memoriei ROM bipolare programabile la producător

De exemplu, dacă la ieșirea O_0 dorim să citim 1 logic, zona l_0 va fi metalizată, astfel încât activarea liniei w_p va însemna aplicarea unui potențial apropiat de $+V_{CC}$, corespunzător lui 1 logic, pe baza tranzistorului T_0 , saturarea acestuia și obținerea în emiterul său a potențialului:

$$V_{O_0} = V_{CC} - V_{CE0sat} = V_{CC} - 0,1V \cong V_{CC} \quad (4.43)$$

deci 1 logic.

Dacă la aceeași ieșire O_0 dorim să obținem 0 logic, legătura I_0 va rămâne nemetalizată, astfel încât, indiferent de potențialul sau valoarea logică a liniei w_p , tranzistorul T_0 va rămâne permanent blocat și potențialul masei se va transfera la ieșire prin rezistența din emiter. Rezultă $V_{O_0} = 0V$, deci 0 logic.

Programarea memoriei ROM este, prin urmare, o etapă a procesului de fabricație, legăturile dintre bazele tranzistoarelor și liniile w_p fiind realizate prin metalizare, după aplicarea pe chip-ul semiconductor a unei măști care lasă libere numai acele zone I_i care urmează a fi metalizate. Se spune că această memorie ROM este *programabilă prin mască*.

4.10.1.2. Memorii ROM bipolare programabile la utilizator

Acest tip de memorie este cunoscut sub denumirea de PROM (Programmable ROM).

În fig. 4.48 prezentăm acea parte a codificatorului care corespunde liniei w_p .

Elementele de memorie sunt pelicule fuzibile subțiri de crom-nichel (f_0, f_1, \dots, f_{k-1}) care pot fi arse prin trecerea unui curent de programare I_p , având o intensitate de ordinul zecilor sau sutelor de miliamperi și o durată de câteva zeci de milisecunde. Acest curent ia naștere prin aplicarea unei anumite diferențe de potențial între ieșirea corespunzătoare locației de memorie respective și masă, v. fig. 4.48, în timp ce linia w_p este activată.




Fig. 4.48. A m -a parte din codificatorul memoriei ROM bipolare programabile la utilizator

În timpul operației de citire a memoriei ROM, w_p se activează și la ieșirile ce corespund fuzibilelor arse vom avea 1 logic (potențialul $+V_{CC}$ transferat prin rezistențele R corespunzătoare), în timp ce la celelalte ieșiri vom avea 0 logic ($V_{O_i} = V_{CEsat} + V_{DiON} = 0,1 + 0,7 = 0,8V \approx 0V$).

Evident, reprogramarea unei astfel de memorii este imposibilă.

4.10.2. Memorii ROM unipolare

Memoriile ROM unipolare au capacități mari, dar timpi de acces mai slabi decât ai memoriilor bipolare (sute de nanosecunde).

4.10.2.1. Memorii ROM unipolare programabile la producător

Ca și în cazurile anterioare, prezentăm numai o parte din structura codificatorului, fig. 4.49. Este vorba despre k inversoare NMOS statice, ale căror drivere au grilele conectate la linia de cuvânt w_p .




Fig. 4.49. A m -a parte din codificatorul memoriei ROM unipolare programabile la producător

Programarea la producător se face prin mască, pe baza unei *hărți logice* furnizate de către utilizator și constă în realizarea unui strat izolator al porții mai gros la tranzistoarele ce urmează a fi dezactivate. Acestea vor rămâne blocate indiferent de nivelul logic al lui w_p , la ieșirile corespunzătoare transferându-se potențialul $+V_{DD}$ prin tranzistorul sarcină respectiv, deci 1 logic.

Ieșirile corespunzătoare celorlalte tranzistoare vor furniza 0 logic în momentul activării liniei w_p , potențialul masei fiind transferat la ieșire prin tranzistorul driver respectiv (v. funcționarea inversorului NMOS static, § 3.2.2.1.1).

4.10.2.2. Memorii ROM unipolare programabile la utilizator

Acest tip de memorii ROM se împarte în două categorii și anume:

- EPROM (Erasable PROM = PROM cu posibilitate de ștergere);
- E²PROM (Electrically Erasable PROM = PROM cu posibilitate de ștergere pe cale electrică), sau EAROM (Electrically Alterable ROM = ROM cu posibilitate de modificare pe cale electrică).

4.10.2.2.1. Memorii EPROM

Memoriile EPROM prezintă o structură a codificatorului identică cu cea prezentată în fig. 4.49.

Deosebirea față de memoriile ROM unipolare programabile la producător, constă în construcția specială a tranzistoarelor driver. Acestea sunt prevăzute cu o grilă flotantă, neconectată la circuitul exterior și plasată în interiorul stratului de oxid ce separă grila principală de canalul virtual.

În fig. 4.50 am prezentat structura fizică și simbolizarea unui astfel de tranzistor.




Fig. 4.50. Tranzistorul driver cu grilă flotantă

Înscrierea unui 1 logic într-o locație a memoriei se va face dezactivând tranzistorul driver respectiv prin încărcarea porții flotante cu sarcini electrice negative. Acestea vor respinge electronii din substratul de bază și vor face imposibilă inducerea canalului, indiferent de potențialul aplicat pe grila de lucru.

Injectarea sarcinilor electrice negative pe grila izolată se face prin aplicarea unei tensiuni drenă-sursă mari, cu + pe drenă, și a unei tensiuni grilă-sursă pozitive, cu + pe grilă. În aceste condiții are loc penetrarea canalului, deci formarea în canal, foarte aproape de zona drenei, a unei regiuni libere de sarcini electrice care se comportă ca un izolator (v. cursul de D.C.E.). Între extremitățile acestei regiuni, în lungul canalului, se aplică practic întreaga tensiune V_{DS} , luând naștere un câmp electric intens care accelerează electronii din canal către drenă. O parte dintre acești electroni, primesc energie suficientă pentru a străpunge stratul de oxid și a ajunge pe grila flotantă, formând un nor de sarcini electrice negative care dezactivează tranzistorul respectiv, înscriind practic un 1 logic la locația corespunzătoare a memoriei EPROM.

Ștergerea informațiilor din locațiile memoriei EPROM se realizează prin expunerea la radiații ultraviolete a grilelor tranzistoarelor driver, situate în dreptul unei ferestre din cuarț de pe suprafața circuitului integrat. Electronii de pe grilele flotante primesc de la radiația ultravioletă energia necesară pentru a străpunge în sens invers peliculele de oxid care despart grilele flotante de substratul de bază, revenind astfel în substrat și reactivând tranzistoarele driver.

Memoria EPROM este acum gata pentru o nouă înscriere.

4.10.2.2. Memoria E^2PROM

Memoria E^2PROM , EEPROM sau EAROM elimină inconvenientul pe care-l reprezintă, în cazul memoriei EPROM, duratele mari de expunere la radiații ultraviolete în timpul procesului de ștergere.

Memoria E^2PROM realizează o ștergere relativ rapidă a informațiilor stocate, combinând o modificare a structurii fizice a tranzistorului driver cu utilizarea unui procedeu electric simplu de ștergere.

Astfel, stratul de oxid care separă grila flotantă de substratul de bază este mult mai subțire către zona drenei, atingând valori de ordinul $0,01\mu\text{m}$.

Înscrierea se face prin aplicarea, transversal față de pelicula de oxid, între drenă și grila de lucru, a unei tensiuni de cca. 10V care determină străpungerea oxidului, formarea norului electronic care dezactivează tranzistorul și, implicit, înscrierea unui 1 logic la locația respectivă a memoriei.

Ștergerea se realizează prin inversarea polarității tensiunii necesare înscrierii unui 1 logic.

4.10.3. Organizarea unei memorii ROM de 8Kb

Pornind de la schema bloc a memoriei ROM din fig. 4.45 și luând: $n=10$ linii de adresă, $m=2^{10}=1024$ linii de cuvânt, și o lungime a cuvântului de cod $k=8$ biți, obținem o capacitate a memoriei: $C=m \cdot k=1024 \cdot 8=8\text{Kbiți}$ ($1024 \text{ biți}=1\text{Kilobit}=1\text{Kb}$).

În acest exemplu, decodificatorul ar trebui să prezinte 1024 linii de ieșire, fiecare dintre acestea selectând câte un cuvânt de cod de 8 biți.




Fig. 4.51. Structura unei memorii ROM de 8Kb

O organizare mai judicioasă din punctul de vedere al numărului de porți utilizate, este cea prezentată în fig. 4.51.

În această schemă, decodificatorul prezintă numai $n=7$ linii de adresă (A_3, A_4, \dots, A_9) care activează $m=2^7=128$ linii de cuvânt, fiecare dintre acestea selectând câte un cuvânt de cod format din 64 biți, grupați 8 câte 8 la intrările a 8 multiplexoare.

Primele 3 linii de adresă, și anume cele corespunzătoare celor mai puțin semnificativi 3 biți (A_2, A_1, A_0), sunt destinate selecției succesive a câte 8 din cei 64 biți de la intrarea MUX-urilor și dirijării acestora către ieșirile O_0, O_1, \dots, O_7 , v. tab. 4.17.

Tab. 4.17. Explicativ pentru funcționarea memoriei ROM de 8 Kb

<i>Linia selectată</i>	2^9	2^8	...	2^3	2^2	2^1	2^0	<i>Intrările MUX-urilor care au acces la ieșiri</i>
	A_9	A_8	...	A_3	A_2	A_1	A_0	
w_0	0	0	...	0	0	0	0	I_0
	0	0	...	0	0	0	1	I_1

	0	0	...	0	1	1	1	I_7
w_1	0	0	...	1	0	0	0	I_0
	0	0	...	1	0	0	1	I_1

	0	0	...	1	1	1	1	I_7
...
w_{127}	1	1	...	1	1	1	1	I_7

Astfel, pentru combinația binară $A_9A_8 \dots A_3A_2A_1A_0=00 \dots 0000$, biții de adresă $A_9A_8 \dots A_3=00 \dots 0$ vor activa linia de ieșire w_0 a decodicatorului, care va selecta la rândul ei un prim cuvânt de cod de 64 biți, transmițându-l la cele 8×8 intrări ale MUX-urilor.

Liniile de adresă $A_2A_1A_0=000$, v.tab. 4.17, vor permite celor 8 intrări I_0 să accedă la ieșirile MUX-urilor și, presupunând că bara de selecție \overline{CS} (Chip Select) = 0, primul cuvânt de 8 biți, $O_7 \dots O_1O_0$, va avea acces la ieșirile memoriei ROM.

Următoarea combinație de adresă $A_9A_8 \dots A_3A_2A_1A_0=00 \dots 0001$ va păstra linia w_0 activă ($A_9A_8 \dots A_3=00 \dots 0$) și va permite accesul către ieșiri al următoarelor 8 intrări (I_1) ale MUX-urilor ($A_2A_1A_0=001$). Cel de-al doilea cuvânt de cod de 8 biți a fost citit la ieșirea memoriei ROM.

Procesul continuă până când ultimii 8 biți din cei 64 de pe linia w_0 sunt citiți la ieșire.

Urmează combinația logică $A_9A_8 \dots A_3A_2A_1A_0=00 \dots 1000$, care va activa linia de cuvânt w_1 , selectând astfel un nou set de 64 biți care vor ajunge la ieșirea memoriei ROM sub forma altor 8 cuvinte a câte 8 biți fiecare, ș.a.m.d.

Cele 8 porți logice care permit accesul la ieșire a celor 1024 cuvinte a câte 8 biți fiecare, sunt fie circuite cu colectorul în gol, fie circuite logice cu 3 stări, ambele variante permițând cuplarea memoriei ROM pe o magistrală de date.

Simbolizarea unei memorii ROM de 8Kbiți este prezentată în fig. 4.52.




Fig. 4.52. Simbolizarea memoriei ROM de 8Kb

4.10.4. Extinderea capacității memoriilor ROM

Cunoscut fiind faptul că dimensiunea (capacitatea) unei memorii ROM este dată de produsul dintre numărul de cuvinte de cod $m=2^n$ (unde n reprezintă numărul de linii de intrare) și lungimea k a cuvântului de cod (de ieșire), rezultă că extinderea capacității se poate realiza prin interconectarea la intrare, la ieșire sau mixtă a mai multor memorii.

4.10.4.1. Extinderea la intrare a capacității memoriei ROM

Extinderea la intrare (de adresă) a capacității memoriei ROM, implică o creștere a numărului de cuvinte de cod m și păstrarea neschimbată a lungimii k a cuvântului, fig. 4.53.




Fig. 4.53. Extinderea la intrare a capacității memoriei ROM

Se observă activarea succesivă de către combinațiile de cod ale liniilor suplimentare de adresă, A_{10} și A_{11} , a celor 4 memorii ROM de câte 8Kb fiecare.

Astfel, pentru combinația de adresă $A_{11}A_{10}=00$, va fi activată memoria ROM-0 al cărei conținut de 1024 cuvinte de cod a câte 8 biți fiecare, va avea acces la ieșire. Urmează activarea memoriei ROM-1 ($A_{11}A_{10}=01$), ș.a.m.d.

La ieșirea circuitului se obțin $4 \times (1024 \times 8) \text{biți} = (4096 \times 8) \text{biți} = (4 \times 8) \text{Kbiți}$.

4.10.4.2. Extinderea la ieșire a capacității memoriei ROM

Extinderea la ieșire a capacității memoriei ROM implică o creștere a lungimii cuvântului de cod k și păstrarea neschimbată a numărului cuvintelor de cod m furnizate la ieșire.

Concret, pentru a obține $k=32$ biți, vom comanda cele 4 memorii ROM de 8Kb cu aceleași 10 linii de adresă, ieșirile memoriilor respective urmând a fi citite în paralel.

La ieșirea circuitului se obțin $(1024 \times 8 \times 4) \text{biți} = (1024 \times 32) \text{biți} = (1 \times 32) \text{Kbiți}$, adică 1024 cuvinte a câte 32 biți fiecare.

4.10.4.3. Extinderea mixtă a capacității memoriei ROM

Extinderea mixtă a capacității memoriei ROM implică creșterea simultană a numărului de cuvinte de cod m , cât și a lungimii k a cuvintelor, fig. 4.54.

Se observă activarea simultană, pentru $A_{10}=0$, a memoriilor ROM-0 și ROM-2, urmată de activarea memoriilor ROM-1 și ROM-3, pentru $A_{10}=1$.




Fig. 4.54. Extinderea mixtă a capacității memoriei ROM

În prima fază se obțin $(1024 \times 8 \times 2) \text{biți} = (1024 \times 16) \text{biți} = (1 \times 16) \text{Kbiți}$, pentru ca în final să rezulte $(2 \times 16) \text{Kbiți}$.

Dintre numeroasele aplicații ale memoriei ROM amintim:

- memorarea instrucțiunilor și datelor în sistemele de calcul și automatele secvențiale;
- efectuarea transformărilor de adresă și înmagazinarea microinstrucțiunilor în microprogramare;
- implementarea circuitelor logice combinaționale cu un număr mare de intrări și ieșiri, fără a mai fi necesară minimizarea;
- conversia de cod în vederea afișării pe 7 segmente sau prin 35 puncte;
- realizarea unor tabele de funcții;
- generarea unor secvențe de impulsuri, etc.

4.11. Arii logice programabile

În cazul unor aplicații cu un număr mare de variabile de intrare și viteze de lucru ridicate, utilizarea memoriilor fixe programabile la utilizator (PROM, EPROM, E²PROM) poate deveni improprie sau neeconomică.

De asemenea, în situațiile în care este necesară construirea unor circuite logice combinaționale complexe care nu se fabrică în tehnologie integrată, implementarea acestora ar conduce la utilizarea mai multor circuite integrate interconectate între ele, ocupând un spațiu mai mare pe circuitul imprimat, cu un consum sporit și o fiabilitate mai redusă.

În toate aceste situații, *ariile logice programabile* prin mască la producător (*Programmable Logic Array = PLA*) sau pe cale electrică (*Field PLA = FPLA*) la utilizator, reprezintă o soluție salvatoare.

Ca și în cazul memoriei ROM, PLA / FPLA se compune dintr-un decodificator format dintr-o matrice programabilă de porți ȘI, un codificator format dintr-o matrice programabilă de porți SAU, precum și amplificatoare de ieșire programabile.

Considerând schema logică a unei FPLA, fig. 4.55, observăm că aceasta prezintă 16 intrări (I_0, I_1, \dots, I_{15}), 3 niveluri de programare (la intrările porților ȘI, la intrările porților SAU și la intrările porților SAU-EXCLUSIV), precum și un nivel de porți TSL pentru cuplarea celor 8 ieșiri (O_0, O_1, \dots, O_7) la magistrala de date.

Fuzibilele cu ajutorul cărora se face programarea, sunt simbolizate în fig. 4.55 prin cerușe.

În condițiile în care toate fuzibilele sunt intacte, toți termenii P_k sunt nuli (în structura lor apar variabilele de intrare luate atât direct cât și negate, v. principiul contradicției, § 1.2), termenii sumă S_r – la fel, deci toate ieșirile circuitului vor fi în 0 logic.

Arderea fuzibilelor de la nivelul intrărilor matricei ȘI, va permite formarea termenilor produs de forma:

$$P_k = \prod_0^{15} (i_n \cdot I_n + \bar{j}_n \cdot \bar{I}_n), \quad (4.44)$$

cu $k=0, 1, \dots, 47$ și:

$i_n = j_n = 0$, dacă intrarea este neprogramată;

$i_n = \bar{j}_n$, dacă intrarea este programată;

$i_n = j_n = 1$, dacă intrarea este redundantă.




Fig. 4.55. Schema logică a unei FPLA

Programarea la nivelul intrărilor matricei SAU, permite formarea termenilor sumă de forma:

$$S_r = \sum_0^{47} t_k \cdot P_k,$$

cu $r=0, 1, \dots, 7$ și:

$t_k=0$, dacă P_k este inactiv (programat);

$t_k=1$, dacă P_k este activ (neprogramat);

În fig. 4.56 am prezentat o schemă concretă a unei FPLA, în care porțile ȘI sunt pasive și realizate cu diode Schottky înseriate cu peliculele fuzibile de crom-

niel, iar porțile SAU sunt constituite din tranzistoare în conexiune colector comun (repetor pe emiter), având pelicula fuzibilă conectată în emiter.




Fig. 4.56. Schema concretă a unei FPLA

Programarea FPLA se realizează pe baza unui tabel, cu ajutorul unui programator care permite selecția și arderea prin impulsuri de curent a fuzibilelor a căror întrerupere este necesară.

Comparativ cu o memorie ROM cu același număr de intrări (16) și de ieșiri (8), PLA / FPLA este mult mai economică, prezentând o capacitate mult mai mică, 48 cuvinte x 8 biți, față de 2^{16} cuvinte x 8 biți în cazul memoriei ROM.

În general, în cazul unor aplicații care presupun un număr mare de variabile de intrare, principalele avantaje ale PLA / FPLA față de memoria ROM constau în posibilitatea programării matricei ȘI și a complementării variabilelor de ieșire.

Ca și în cazul memoriilor ROM, extinderea capacității PLA / FPLA este posibilă și uzuală.